Signs - VHDL Hardware Developement 0.6.3

Lizenz: kostenlos ‎Dateigröße: N/A
‎Benutzerbewertung: 3.0/5 - ‎1 ‎Stimmen

Signs ist eine Entwicklungsumgebung für Hardwaredesigns in VHDL und anderen Hardwarebeschreibungssprachen. Es bietet Synthese- und Simulationswerkzeuge, die vollständig in ein Eclipse-Plugin integriert sind, einschließlich grafischer Netzlisten und Wellenform-Viewer.

VERSIONSVERLAUF

  • Version 0.6.3 veröffentlicht auf 2007-01-11
    Mehrere Korrekturen und Updates
  • Version 0.6.3 veröffentlicht auf 2007-01-11

Programmdetails