In diesem Projekt wird ein DSP-Prozessor entwickelt, der für FIR/IIR/DCT-Operationen optimiert ist. Die Codierung erfolgt in VHDL und soll von Altera Quartus II synthetisiert werden.
VERSIONSVERLAUF
- Version initial veröffentlicht auf 2004-11-24
Mehrere Korrekturen und Updates - Version N/A veröffentlicht auf 2004-11-24
Programmdetails
- Kategorie: Entwicklung > Andere
- Verlag: dsp-gatech.sf.net
- Lizenz: kostenlos
- Preis: N/A
- Version: Array
- Plattform: windows