Logic Circuit Simulation in C++ 0.0.59

Lizenz: kostenlos ‎Dateigröße: N/A
‎Benutzerbewertung: 5.0/5 - ‎2 ‎Stimmen

Über Logic Circuit Simulation in C++

libLCS ist eine Hardware-Beschreibungsbibliothek in C++, die so leistungs- und einfach sein soll wie die Verilog HDL. Es unterstützt derzeit Logik-Gates, Flipflops, Uhr und erleichtert Verzögerungen, kontinuierliche Zuweisungen und variableWert-Dumping in VCD-Dateien.